基于FPGA的DDR3SDRAM控制器设计及实现

电子·

基于FPGA的DDR3SDRAM控制器设计及实现

电路

2014年第27卷第1期

ElectronicSci.&Tech./Jan.15,2014

基于FPGA的DDR3SDRAM控制器设计及实现

刚,贾建超,赵龙

(西安电子科技大学电子工程学院,陕西西安710071)

DDR3SDRAM是第三代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到

了广泛应用。文中介绍了DDR3的特点和操作原理,以及利用MIG软件工具在Virtex-6系列FPGA中实现DDR3SDRAM控制器的设计方法,并进行硬件测试。验证了DDS3控制器的可行性,其工作稳定、占用资源少、可植性强等。

关键词

FPGA;DDR3SDRAM控制器;MIG

TN79

文献标识码

A

文章编号1007-7820(2014)01-070-04

中图分类号

DesignandRealizationofDDR3SDRAMControllerBasedonFPGA

ZHANGGang,JIAJianchao,ZHAOLong

(SchoolofElectronicEngineering,XidianUniversity,Xi'an710071,China)

Abstract

TheDDR3SDRAMisthethird-generationdoubledataratesynchronousdynamicrandomaccess

memory,whichhasbeenwidelyusedinmanyfieldsbecauseofitslargecapacity,highspeedandgoodcompatibili-ty.ThispaperbrieflyintroducesthecharacteristicsandoperatingprinciplesofDDR3,andtherealizationofDDR3SDRAMcontrollerintheVirtex-6FPGAserieswithMIGsoftwaretools,andgivesthehardwaretestresults.Thefeasibilityofthecontrollerisverified.Ithastheadvantagesofstableoperation,smallrequirementonresourcesandgoodportability.

Keywords

FPGA;DDR3SDRAMcontroller;MIG

DDR3SDRAM是从DDR、DDR2发展而来的一种高速同步动态随机访问存储器。由于DDR3SDRAM可以在脉冲的上升和下降沿都传输数据,因此传输数据的等DDR3主要效频率是工作频率的两倍。与DDR2相比,有以下优势:(1)DDR3采用8-bit预取技术,解决了保证了数据外部数据传输率与核心频率之间的矛盾,

同时增加了带宽。(2)DDR3的核传输率的持续增长,

心电压为1.5V,增加异步重置与ZQ校准功能,功耗

比DDR2降低了25%。(3)DDR3存储器模块的地址、命令、控制信号和时钟采用了“fly-by”的拓扑结构,大幅减轻了地址/命令/控制与数据总线的负载,提高了信号的完整性

[2]

1DDR3的操作原理

DDR3SDRAM加电后必须按照规定的步骤完成

初始化。在初始化的过程中应注意对模式寄存器和扩

展模式寄存器的配置。通过初始化可以完成对CAS延迟,突发长度,突发类型,输出驱动能力,片上端接电阻(ODT)的值,伴随CAS的附加延迟,片外驱动器校准等配置1.1

[3-4]

。初始化完成后,DR3SDRAM进入正常

工作状态,此时可以对其进行寻址和读写操作。

预充命令

预充命令用于释放已经打开的Bank和已经打开的行或者打开新的Bank和新的行。发送预充命令后,要经过tRP(RowPrechargecommandPeriod,行预充电有效周期)个时钟发送行有效命令。如果超过了这个那么Bank就会进入空闲状态。地址线的A10用延迟,

于决定是对一个还是所有的Bank进行预充。一个Bank被预充之后,进入空闲状态,等待接收激活命令。1.2

激活命令

在任何读写命令被发送到DDR3SDRAM存储器Bank中的行必须使用激活命令进行激的行上之前,

活。与激活命令一起被触发的地址用来选择将要存取的Bank和行,与读或写命令一起触发的地址位用来选择突发存取的起始列单元。

本文介绍了DDR3的特点和操作原理,利用MIG软件工具在Virtex-6系列FPGA中实现DDR3SDRAM控并给出了硬件测试的结果。制器的设计,

收稿日期:2013-07-06

作者简介:张刚(1989—),男,硕士研究生。研究方向:电mail:jiachao2007@http://www.wendangwang.com。贾建超子系统设计与仿真。E-(1988—),男,硕士研究生。研究方向:高速并行信号处理。赵龙(1989—),男,硕士研究生。研究方向:雷达信号处理与仿真。70

www.dianzikeji.org

Word文档免费下载Word文档免费下载:基于FPGA的DDR3SDRAM控制器设计及实现 (共4页,当前第1页)

你可能喜欢

  • LCD控制的FPGA实现
  • PID控制器设计
  • PID控制器的课程设计
  • 微程序控制器的设计与实现
  • DSP课程设计FFT的DSP实现
  • PID控制器的优化设计
  • PID控制器的设计

基于FPGA的DDR3SDRAM控制器设计及实现相关文档

最新文档

返回顶部