基于FPGA的DDR2 SDRAM接口信号完整性设计与验证

6 0

雷达与对抗

20 0 9年

第 2期

基于 F G P A的 D R D A D 2S R M接口信号完整性设计与验证 王令培茅玉龙杨天慧,志凌,,王 (. 1南京信息工程大学电子与信息工程学院,南京 20 4;. 10 4 2南京船舶雷达研究所,南京 20 0 ) 10 3

要:高速 D R D A对 D 2S R M接口信号进行完整性仿真分析,并根据仿真结果得到相应 P B设 C

计规则,最终通过使用 F G实现了对大容量 D R D A的读写控制,卡验证测试, PA D 2S R M板达到了 预期的效果。

关键词:P A; D 2S R M; O I F G D R D A S D MM;H pr n; BS信号完整性 yeyx II; l

中图分类号:i 3文献标识码:文章编号:0 9— 4 1 2 0 )2— 0 0— 5 Tt 3 3 A 10 0 0 (0 9 0 0 6 0

T e d sg n e i c t n b s d o P o h e in a d v rf ai a e n F GA f r i o i t g i fDDR2 S n e rt o y DRAM n e f c i n l i t ra e sg a s WANG L n pe, ig- i MAO u l n, ANG i n h i Y—o g Y T a— u,ⅣG—i g l n

(. a n nvrt o no tnSi c n ehooy N nn 104; 1N gU i sy fI r i cneadTcnl, aj g204 e i f mao e g i 2 N n n r e a a stt, aj g2 0 0 ) . aj gMai d r ntu N n n 10 3 i nR I i e i Ab t a t: e smult n a d a ay i ft n e rt fh g s e d DDR2 S sr c Th i a i n n l sso i tg y o ih-p e o he i DRAM n e a e sg asa e i t r c in l r f p ro me e r d,a d t e c re p n i g PCB d sg ue r b an d a c r i g t h i lto e u t. f n h or s o d n e in r ls a e o t ie c o d n o t e smu ai n r s l s F n ly t e R/W o to n o r ei c t n f r te lr e c p ct i al

h c nr l a d b a d v rf a i o h a g - a a iy DDR2 S i o DRAM s i lme td i mp e n e tr u h FPGA,a d t e pr s e t e efc s r a h d. hog n h o p ci fe ti e c e v

Ke wo d y r s:FP GA;DDR2 SDRAM;S ODI MM;Hy e ln p ry x;I S;sg a n e rt BI in li tg iy

1引言 D R D A为第二代双倍数据传输速率同步 D 2S R M 动态随机随机存储器,遵循 J D C开发的新一代内存 EE技术标准 J S 7—B规范¨。与 D R相比, D 2仍 E D 92 D DR

优化设计。

结合笔者承担的某雷达终端中频信号实时波形显示课题,文以 Xl x的 F G本 in i P A为控制器,实现大容对 量D R D 2接口设计进行了详细阐述,中包括两部分其主要内容: 1利用 H pd n具对 D R () yeyx工 D 2接口信号进行完整性仿真分析,为高速信号的 P B设计提供向 C 导;2利用 X ix的 I () l n P核实现大容量 D R D 2的控制器设计,测得实际数据对设计的板卡进行调试和验证。

沿用在时钟的上升沿和下降沿同时进行数据传输的基

本方式,但内部具有 4b预读取能力, i t因此外部总线可采用更高的总线传输速度。同时, D 2是当今业 D R界内存主流产品,比于其他存储器,有速度高、相具容 量大和成本低等优势。

2 D R D 2接口信号完整性仿真分析 本设计以 Xix的 X v 1 0为核心器件,用点 l n c5x t 3采

DR D 2带来高带宽大容量的同时也对控制器接口 设计的延迟和时序提出了更严格的要求,足接收端满时序和信号完整性设计变得更加困难。因此,必要有对点的拓扑结构实现对 Sdmm单根 D R oi D 2内存条控制。一般来说,传播延时大于 12数字信号驱动端线/的上升时间时,字电路设计就要考虑信号完整性问数

在布局布线前对其高速信号线进行信号完整性仿真分析,而根据仿真结果在信号完整性相关问题上做出从

收稿日期:0 90 .2 20 -31

作者简介:王令培,,9 1男 18年生,硕

士研究生,研究方向为雷达数据和信号处理。

基于FPGA的DDR2 SDRAM接口信号完整性设计与验证

Word文档免费下载Word文档免费下载:基于FPGA的DDR2 SDRAM接口信号完整性设计与验证 (共5页,当前第1页)

基于FPGA的DDR2 SDRAM接口信号完整性设计与验证相关文档

最新文档

返回顶部