8-3编码器

vhdl语言实例练习

8-3编码器

一、课程设计的目的与要求

1. 设计目的

熟悉MAXPLUS2/Quartus II软件,掌握软件的VHDL程序输入、程序编译和程序仿真操作;

学习利用VHDL语言设计数字时序电路程序;

了解编码器电路的工作方式。

2. 设计要求

利用VHDL语言设计8-3编码器电路,并利用相关软件进行编译和仿真。并通过其波形输入验证

电路设计。

二、设计正文

8—3编码器VHDL源程序 :

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY rtl83 is ——库 ——包含库程序 ——定义名为rtl83的实体

PORT(input:in std_logic_vector(7 downto 0); ——端口表:定义输入input为8位标准逻辑矢量)

y:out std_logic_vector(2 downto 0)); 输出y为3位标准逻辑矢量

END rtl83; ——实体定义结束

ARCHITECTURE RTL of rtl83 IS ——定义结构体RTL

BEGIN ——结构体开始

PROCESS (input)

BEGIN ——进程 ——进程开始

IF (input(0)='0') then ——判断输入input(0)如果为0,不管其他输入什么将y赋值为“111”

y<="111";

ELSEIF (input(1)='0') THEN

y<="110";

ELSIF (input(2)='0') THEN

y<="101";

ELSIF (input(3)='0') THEN

y<="100";

ELSIF (input(4)='0') THEN

y<="011";—— Input中根据优先级,input(0)优先级最高,依次递减,对应输出y

分别是111,110,101,100,011,010,001,000 ELSIF (input(5)='0') THEN

8 3编码器相关文档

最新文档

返回顶部