基于AD9224及FPGA的高速数据采集系统设计

《工业控制计算机》2009年22卷第8期

41

基于AD9224及FPGA的高速数据采集系统设计*

DesignofHigh－speedDataAcquisitionSystemBasedonAD9224＆FPGA

黄志文（玉林师范学院物信系，广西玉林537000）扈晓兰（桂林通和公司技术部，广西桂林541001）

摘

要

介绍了基于FPGA及AD9224的高速数据采集系统。该设计用AD9224来实现AD转换，用FPGA实现控制逻辑，用

FIFO作为AD转换与FPGA之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合。FPGA模块设计使用VHDL语言编写，用MAXPLUS实现软件设计和仿真验证。

关键词：FPGA，AD9224，高速数据采集

Abstract

Inthispaper,designofakindofhigh－speeddataacquisitionsystembasedonAD9224＆FPGAispresented．AD9224istorealizetheA／Dconversion,FPGAistorealizethecontrollogic,andFIFOisemployedashighspeedbufferbetweenwithA／DconversionandFPGA．

Highspeeddataacquisition,fastdatatransferandagilecontrolhavebeenrealizedwiththis

module．Whatismore,theVHDLlanguageisadoptedintheFPGAmodule．Softwaredesignandsystemsimulationarecom-pletedintheintegrationcircumstanceofMAXPLUS．

Keywords:FPGA,AD9224,highspeeddataacquisition

传统的数据采集系统通常采用嵌入式系统作为数据采集控制模块，随着数据采集对速度性能指标的要求越来越高，传统的数据采集控制模式弊端日益明显。可编程逻辑器件（FPGA）是一种具有丰富的可编程I／O引脚的可编程逻辑器件，具有高集成度、高速、高可靠性等明显的特点，可以解决电路系统小型化、低功耗、高可靠性过程中遇到的问题，在超高速领域和实时通信控制等方面都有广泛应用。本文着重介绍了一种基于FPGA的

为12位，FIFO存储器由两片两片容量为32K×9位进行宽度扩展后构成32K×12位的容量，两片IDT7207的控制线接在一起，FIFO的状态标志可在其中一个芯片中获得。

2

AD转换电路

AD9224是一个单通道、12bit、40MSPS的模数转换器，带有一个片上高性能采样保持器和一个参考电压。在＋5V电源下，它的功耗，仅有376mW，信噪比与失真度为±0．7dB。具有信号

溢出指示位，并可直接以二进制形式输出数据。

20MSPS高速数据采集系统。1系统总体设计

图1是高速数据采集系统总体框图，由输入调理电路、AD9224转换电路、两片IDT7207构成的12位FIFO存取电路以及由FPGA器件EPF10K10实现的数据采集控制电路以及嵌入式系统S3C2410等构成。其中中心控制单元是FPGA器

件，它控制数据转换、存储、读取等各个过程。

AD9224对模拟输入的采样是在采样时钟输入的上升沿进行的，采样时钟为高时为保持时间，采样时钟为低时，输入VINA和VINB处于采样模式。另外，当使用内部或外部参考方式时，

还应在与之间加一个电容网络。该网络实现三个方面的作用一是与内部参考放大器一起在大频率范围下提供一个低阻抗源以驱动的内部电路二是提供内部放大器所需的补偿三是限制由参考电源产生的噪声干扰。AD9224设计电路如图2所示。

图1高速数据采集系统总体框图

系统的单路采样速率设计为20MHz，AD转换的时钟由外部40MHz晶振经过FPGA内部分频后产生外部模拟信号经过输入调理电路后，转换成0～2V的差分信号，在FPGA产生的

图2AD转换电路图

外部0～2V差分模拟电压信号由VINA和VINB进入

AD转换时钟控制下，由AD9224进行AD转换。AD转换精度

AD9224，AD9224在采样时钟AD＿CLK的驱动下，进行AD转换。由于AD9224对模拟输人的采样是在时钟输人的上升沿进

行的，时钟为高时为保持时间时钟为低时，输入信号处于采样模

*玉林师范学院2009年度基于的测控系统研究课题（）