数字式竞赛抢答器的VHDL设计

实验报告

实验名称:VHDL实验

实验日期:2012年3月7日 学 院:信息工程学院 班 级:2009级通信工程一班 姓 名:沈晶晶 学 号:2009550607

数字式竞赛抢答器的VHDL设计

1、设计任务及要求:

设计任务:

(1)设计一个可容纳8组参赛的数字式抢答器,每组设一个按钮,供抢答使用。

你可能喜欢

  • 数字式竞赛抢答器课程设计
  • 设计四路抢答器
  • 知识竞赛抢答器PLC设计
  • 洗衣机控制器的设计
  • 八路抢答器设计报告
  • 数字秒表
  • 单片机八路抢答器
  • EDA课程设计报告

数字式竞赛抢答器的VHDL设计相关文档

最新文档

返回顶部