使用VHDL语言设计一个T触发器

使用VHDL语言设计一个T触发器

使用VHDL语言设计一个T触发器

在文本编辑器中使用VHDL语言设计一个T触发器,具有反向输出端。命名为***dff.vhd,仿真验证。(3分) 相应程序:

library ieee;

use ieee.std_logic_1164.all;

entity zjfdff is

port(T,CLK: in std_logic;

Q,QB:buffer std_logic);

end entity zjfdff;

architecture ZD of zjfdff is

begin

process(CLK)is

begin

if (CLK' event and CLK='1')then

if (T='1') then

QB<=Q; Q<=NOT(Q);

else

Q<=Q; QB<=NOT(Q);

end if;

end if;

end process;

使用VHDL语言设计一个T触发器相关文档

最新文档

返回顶部