一种基于移位寄存器的CAM的VerilogHDL实现

希望对大家有帮助

集成电路应用

一种基于移位寄存器的"#$的&’()*+,-./实现

南京大学电子科学与工程系(&!%%"K)张东王自强李晨

要:一种利用F=?GC:H3(4设计2)1的方案,该方案以移位寄存器为核心,所实现的2)1

具有可重新配置改变字长、易于扩展、匹配查找速度快等特点,并在网络协处理器仿真中得到了应用。

关键词:2)1

移位寄存器

F=?GC:H3(4

需要通过地址线来寻址数据项,2)1将不受地址线宽度的限制,容易扩展。

内容可寻址存储2)1(2:;<=;<)>>?=@@ABC=1=D:?E,器)是一种特殊的存储阵列。它通过将输入数据与2)1中存储的所有数据项同时进行比较,迅速判断出输入数据是否与2)1中的存储数据项相匹配,并给出匹配数据项的对应地址和匹配信息。2)1以其高速查找、大容量等特点而被广泛地应用于电讯、网络等领域。

本文介绍一种用F=?GC:H3(4设计2)1的方案。该方案以移位寄存器为核心,具有可重新配置改变字长、易于扩展、匹配查找速度快等特点。

%基于移位寄存器的"#$的设计

为了说明设计方案,以一个宽度为I位、深度为!的基本2)1存储单元为例。利用这样一个基本存储单元,通过适当级联,可以构成任意字宽和深度的2)1。该基本单元采用一个!’位的移位寄存器、一个I位的比较器,外加!’位的计数器和一个“二选一”的选择器构成。如图&所示。

在写2)1模式时,.-+*/0/信号有效,()*)0+,输入的是将要写入数据存储项的I位数据。计数器进行从“到“的减计数,并将计数输出值与()*)0+,!!!!”%%%%”输入值进行比较。若二者相同,比较器输出“到移位!”

!"#$功能描述

2)1的基本框图如图!所示。

()*)+,

)((-.-+*/0/1)*230/

245-6*

图!2)1基本框图

一种基于移位寄存器的CAM的VerilogHDL实现

1)*230)((-

寄存器中;不同则输出“到移位寄存器中。在!’个时%”钟周期之后,将完成()*)0+,输入数据与计数器输出的所有情况的比较。这样,移位寄存器中将存入!#个“和一个“。%”!”

在读2)1模式时,,此时,1)*230+,为“!”()J它将*)0+,输入的数据直接送到移位寄存器的地址端,

决定移位寄存器输出其!’个位中的哪一位。如果该位输出“,则表示此时()*)0+,与原来写入该单元的数!”

,表示无匹配项。据相同,即发生匹配;反之则输出“%”

以上讨论只是针对I位字宽的数据项的读写,而对于更长字宽的数据项,必须进行字宽扩展。可用多个比较器和移位寄存器组成的存储数据项并联在一起,组成

2)1

1)*23075

与-)1相似,2)1是将数据项存储在一个阵列中。每个数据项的位数叫做字宽,2)1中所有数据项的条数叫做2)1的深度。通过字宽和深度可以表征2)1的容量。

配置)时,在写2)1模式(.-+*/0/信号有效,1)*230/信号无效,此时通过地址线)((-选择()*)0+,输入的数据将要被写入哪一个单元;在读2)1模式(查找匹配)时,.-+*/0/信号无效,1)*230/信号有效,而是直2)1将不使用地址线,接将()*)0+,读入的数据与2)1中存储的各条数据项进行并行比较。如果2)1

中含有与此时输入数据相匹配的存储数()*)0+,

据项,2)1将从1)*230)((-输出此存储数据项的地址,并且通过1)*23075输出匹配成功的信息。在查找匹配模式时,由于2)1是将输入数据与存储数据项并行比较,所以速度极快。同时,由于不

图&存储数据项的基本结构

《电子技术应用》&%%&年第’期欢迎邮购本刊!""#$!"""年光盘版,每套!%%元’K

你可能喜欢

  • 存储器设计
  • 电脑安全
  • 移位寄存器实验报告
  • 移位指令
  • S7-200编程实例

一种基于移位寄存器的CAM的VerilogHDL实现相关文档

最新文档

返回顶部