实验4 双稳态触发器
数电实验
实验四 双稳态触发器
一、实验目的
1．熟悉并验证触发器的逻辑功能和触发方式。
2．掌握集成JK和D触发器的使用方法和逻辑功能的测试方法。 3．掌握用JK或D触发器组成分频器的方法。 二、实验原理及实验资科
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即"0"和"1"，在适当触发信号作用下，触发器的状态发生翻转,即触发器可由一 个稳态转换到另一个稳态.当输入触发信号消失后,触发器翻转后的状态保持不变(记忆功能)。
根据电路结构的不同，触发器的触发方式不同，有电平触发，主从触发和边沿触发。根据功能的不同,触发器有RS触发器,JK触发器,D触发器,T触发器,T′触发器等类型。集成触发器的主要产品是JK触发器和D触发器,其他功能的触发器可由JK, D触发器进行转换。电路结构和触发方式与功能无必然联系。比如JK触发器既有主从式的，又有边沿式的，而主从触发器和边沿触发器都有RS、JK、D触发器。
1．带清除和预置端的高速CMOS双JK负沿触发器CC74HC112（74HC112) (1) 功能如表5-1所示。 (2) 外引线排列见图5-3。 表5-1 74HC112功能表
图5-3 74HC112外引线排列图
2．带清除和预置端的TTL维持一阻塞双D触发器74LS74 (1) 功能见表5-2。 (2) 外引线排列见图5-2。
